谁知道晶闸管对触发电路的要求啊？
介绍一种可编程控制数字移相晶闸管触发电路，使用FPGA（现场可编程门阵列）芯片，采用VHDL硬件描述语言编程。此电路具有相序自适应功能，稳定性好，适用于三相全控整流、调压场合。
引言
移相触发器是控制晶闸管电力电子装置的一个重要部件，其性能的优劣直接关系到整个电力电子装置的性能指标，因而历来受到人们的重视。过去常用的模拟触发电路具有很多缺点，给调试和使用带来许多不便。近年来，数字移相触发技术发展极为迅速，出现了以单片机、专用微处理器以及可编程门阵列为核心的多种触发器集成电路。本文使用ALTERA公司的EPF10K10芯片，采用VHDL语言设计了一种以全数字移相技术为核心、具有相序自适应以及针对调压与整流的模式识别功能的双脉冲列式三相晶闸管数字移相触发电路。
三相晶闸管相控触发电路工作原理
触发电路的主要功能是根据电源同步信号以及控制信号来实现对晶闸管的移相控制。
对于三相全控整流或调压电路，要求顺序输出的触发脉冲依次间隔60°。本设计采用三相同步绝对式触发方式。根据单相同步信号的上升沿和下降沿，形成两个同步点，分别发出两个相位互差180°的触发脉冲。然后由分属三相的此种电路组成脉冲形成单元输出6路脉冲，再经补脉冲形成及分配单元形成补脉冲并按顺序输出6路脉冲。
..... .......... .......
如果适用,请详细查看参考资料:http://www.cediy.com/Article/ArticleShow.asp?ArticleID=612
参考资料：http://www.cediy.com/Article/ArticleShow.asp?ArticleID=612
为了保证晶闸管的可靠触发，晶闸管对触发电路有一定的要求。概括起来有；
（1）触发电路应能供给足够大的触发电压和触发电流，一般要求触发电压应在4V以上，10V以下，如图
10-39所示
（2）由于晶闸管从截止状态到完全导通需要一定的时间（一般在10微妙以下），因此，触发脉冲的宽度
（图10-39中的t1）必须在10微妙以上（最好有20到50微妙），才能保证晶闸管可靠触发，如果负载是大
电感，电流上升比较慢，那么，触发脉冲的宽度还应该增大，如图10-40所示；
（3）不触发时，触发电路的输出电压应该小于0.15V~0.20V,为了提高抗干扰能力,避免误触发,必要时可
在控制极上加上一个1V~2V的负偏压（就是在控制极上加一个对阴极为负的电压）；
（4）触发脉冲的前沿要陡，前沿最好在10微妙以下，否则将会因温度、电压等因素的变化而造成晶闸管
的触发时间前后不一致，例如，在图10.41中，如果由于环境温度的改变，使得晶闸管的触发电压从ug1提
高到ug2,晶闸管开始触发的时间就从t1变成t2,可见,触发时间推迟了;
（5）在晶闸管整流等移相控制的触发电路中，触发脉冲应该和主电路同步，脉冲发出的时间应该能够平
稳地前后移动（移相），移相的范围要足够宽。
