高级FPGA设计结构、实现也优化
点此进入淘宝搜索页搜索分类: 图书,计算机/网络,硬件 外部设备 维修,
作者： （美）克里兹著，孟宪元译
出 版 社： 机械工业出版社
出版时间： 2009-2-1字数：版次： 1页数： 241印刷时间：开本： 16开印次：纸张：I S B N ： 9787111255475包装： 平装内容简介
本书主要讲解了FPGA设计、方法和实现。这本书略去了不太必要的理论、推测未来的技术、过时工艺的细节，用简明、扼要的方式描述FPGA中的关键技术。主要内容包括：设计速度高、体积小、功耗低的体系结构方法，时钟区域，实现数学函数，浮点单元，复位电路，仿真，综合优化，布图，静态时序分析等。
本书把多年推广到诸多公司和工程师团队的经验以及由白皮书和应用要点汇集的许多知识进行浓缩，可以帮助读者成为高级的FPGA设计者。
本书以FPGA设计为主题，覆盖了实践过程中最可能遇到的深层次问题，并提供了经验指导。在某些方面，本书能够取代有限的工业经历，免去读者学习的困难。这种先进的，实用的方法，成为此书的特色。
这本书把多年推广到诸多公司和工程师团队的经验以及由专门的白皮书和应用要点汇集的许多知识进行浓缩，可以用来完善工程师的知识，帮助他们成为高级的FPGA设计者。
作者简介
Steve Kilts，Spectrum Design Solutions公司的创始人之一，首席设计工程师。Steve拥有广泛的FPGA设计经验，包括应用在DSP、高速计算和总线体系结构、集成电路测试系统、工业自动化和控制、音频、视频、嵌入式微处理器、PCI、医疗系统设计，商业航空和ASIC原型。Steve和他的团队已为部分财富100强公司和小型创业者们成功地完成了众多项目。
目录
译者序
前言
第1章高速度结构设计
1.1高流量
1.2低时滞
1.3时序
1.3.1添加寄存器层次
1.3.2并行结构
1.3.3展平逻辑结构
1.3.4寄存器平衡
1.3.5重新安排路径
1.4小结
第2章面积结构设计
2.1折叠流水线
2.2基于控制的逻辑复用
2.3资源共享
2.4复位对面积的影响
2.4.1无复位的资源
2.4.2无置位的资源
2.4.3无同步复位的资源
2.4.4复位RAM
2.4.5利用置位/复位触发器引脚
2.5小结
第3章功耗结构设计
3.1时钟控制
3.1.1时钟偏移
3.1.2控制偏移
3.2输入控制
3.3减少供电电压
3.4双沿触发触发器
3.5修改终端
3.6小结
第4章设计实例：高级加密标准
4.1AES结构
4.1.1一级字节代换
4.1.2零级行间移位
4.1.3两个流水线级列混合
4.1.4一级轮密钥加
4.1.5紧缩结构
4.1.6部分流水线结构
4.1.7完全流水线结构
4.2性能与面积
4.3其他的优化
第5章高级设计
5.1抽象设计技术
5.2图形状态机
5.3DSP设计
5.4软硬件协同设计
5.5小结
第6章时钟区域
6.1跨越时钟区域
6.1.1准稳态
6.1.2解决方案一：相位控制
6.1.3解决方案二：双跳技术
6.1.4解决方案三：FIFO结构
6.1.5分割同步模块
6.2在ASIC样机中的门控时钟
6.2.1时钟模块
6.2.2选通移除
6.3小结
第7章设计实例：12S与SPDIF
7.1I2S
7.1.1协议
7.1.2硬件结构
7.1.3分析
7.2SPDIF
7.2.1协议
7.2.2硬件结构
7.2.3分析
第8章实现数学函数
第9章设计实例：浮点单元
第10章复位电路
第11章高级仿真
第12章综合编码
第13章设计实例：安全散列算法
第14章综合优化
第15章布图
第16章布局布线优化
第17章设计实例：微处理器
第18章静态时序分析
第19章PCB的问题
附录AAES密码的流水线级
附录BSRC处理器的顶层模块
参考文献
书摘插图
第1章高速度结构设计
在采用任意编码方式时，高级工具的优化程度常常不足以满足大多数设计约束的要求。本章讨论数字设计中三个主要物理特性的第一个：速度。本章也讨论在FPGA中结构优化的方法。
根据问题的内容不同，速度有三种基本定义：流量（Throughput）、时滞（Latency）和时序（Timing）。在FPGA处理数据的内容中，流量定义为每个时钟周期处理的数据量。流量的通常度量是每秒的位数。时滞定义为数据输入与处理的数据输出之间的时间。时滞的一般度量是时间或时钟周期。时序定义为时序元件之间的逻辑延时，当一个设计没有“满足时序”时，意味着关键路径的延时，即触发器之间的最大延时比预定的时钟周期大，这些延时由组合逻辑延时、时钟到输出延时、布线延时、建立时间、时钟偏移等组成。时序的标准度量是时钟周期和频率。
在本章的课程中，将详细讨论以下的内容：
•高流量结构使设计每秒可以处理的位数最大化。
•低时滞结构使一个模块输入端到输出端的延时最小化。
•时序优化可减少关键路径的组合延时。
•添加寄存器层次分割组合逻辑结构；
•并行结构使分开的时序执行操作成为并行操作；
•把逻辑结构规定展平成特权编码信号；
•寄存器平衡使围绕流水线的寄存器重新分配组合逻辑；
•重新安排路径把关键路径的操作转到非关键的路径。
……
