基于FPGA的嵌入式系统设计
点此进入淘宝搜索页搜索分类: 图书,计算机/网络,计算机体系结构,
作者： 刘明章主编
出 版 社： 国防工业出版社
出版时间： 2007-9-1字数： 483000版次： 1页数： 326印刷时间： 2007/09/01开本：印次： 1纸张： 胶版纸I S B N ： 9787118052800包装： 平装内容简介
本书首先介绍FPGA技术的一般概念及其发展历程，透彻分析了嵌入式系统的概念，着重介绍了目前炙手可热的嵌入式系统设计及其在电子工程领域中正被日益广泛应用的SOPC（片上可编程系统）解决方案及其技术。
本书内容包括：FPGA与嵌入式系统的一般概念；主流硬件描述语言 VerilogHDL和VHDL的介绍；FPGA主要设计流程中各个环节中最优秀的工具使用向导；从原理上设计一个RISC CPU；着重介绍SOPC技术中的最流行的两个嵌入式CPU软核NIOS和NIOS II的设计向导，以及与其紧密相关的操作系统的移植和系统的编程和配置技术；深入地剖析了往往被广大设计者所忽略的 FPGA嵌入式系统设计的同步设计问题，并且以两个非常典型的实例进行说明；同时也对PicoBlaze处理器IP核的开发与应用进行了介绍。
本书立足于实践，可以作为电子类各专业本科生和研究生的教学用书，也可供电子类相关领域工程技术人员以及电子工程类各专业学生参考。
目录
第1章 概述
1.1 EDA技术及其特征
1.1.1 EDA技术基本概念
1.1.2 EDA技术实现目标
1.1.3 EDA技术的特征
1.1.4 EDA的基本工具
1.2 EDA技术的发展历程
1.3 FPGA与CPLD简介
1.3.1 引言
1.3.2 早期的PLD
1.3.3 CPLD简介
1.3.4 FPGA简介
1.3.5 其他类型的FPGA和PLD
1.3.6 选择CPLD还是FPGA?
1.4 EDA技术中几个重要的概念
第2章 常用的FPGA与嵌入式系统器件
2.1 PLD厂商概述
2.2 Altera公司器件
2.2.1 主流PLD产品
2.2.2 主流FPGA产品
2.2.3 FPGA配置芯片
2.2.4 NoisⅡ软处理器
2.3 Xilinx公司器件
2.3.1 主流PLD产品
2.3.2主流FPGA产品
2.4 Lattice公司器件
2.4.1 主流PLD产品
2.4.2 主流FPGA产品
2.4.3 数模混合产品
2.5 Actel公司器件
2.6 QuickLogic公司器件
第3章 硬件描述教程
3.1 HDL的现状与发展
3.1.1 HDL发展状况
3.1.2 几种代表性的HDL语言
3.1.3 各种HDL的体系结构和设计方法
3.1.4 目前可取可行的策略和方式
3.1.5 国内发展的战略选择
3.2 Verilog语言
3.2.1 Verilog语言要素
3.2.2 Verilog表达式
3.2.3 模块
3.2.4 延迟
3.2.5 数据流描述方式
3.2.6 结构化描述方式
3.2.7 混合设计描述方式
3.2.8 设计模拟
3.2.9 行为描述方式
3.3 VHDL
3.3.1 VHDL的基本结构
3.3.2 VHDL的设计实体
3.3.3 VHDL中的对象和数据类型
3.3.4 行为描述
3.3.5 结构描述
3.4 Vetilog与VHDL比较
3.5 HDL编程风格
3.5.1 文件头和修订列表
3.5.2 命名规则
3.5.3 HDL编码指导
3.5.4 Verilog编码指导原则
3.5.5 VHDL代码指导原则
第4章 FPGA设计工具介绍
4.1 QuartusⅡ综合IDE的使用
4.1.1 顶层VHDL文件设计
4.1.2 正弦信号数据ROM定制
4.2 DSP Builder设计向导
4.2.1 可控正弦信号发生器设计
4.2.2 MATLAB窗口使用嵌入式逻辑分析仪SignalTapⅡ(自动设计流程)
4.3 使用ModelSim进行设计仿真
4.3.1 启动ModelSim
4.3.2 建立仿真工程项目
4.3.3 编辑仿真
4.3.4 装载仿真模块和仿真库
4.3.5 执行仿真
第5章 FPGA与嵌入式系统
5.1 嵌人式系统的定义与发展历史
5.1.1 现代计算机的技术发展
5.1.2 嵌入式系统的定义与特点
5.1.3 嵌入式系统的独立发展道路
5.1.4 嵌入式系统的两种应用模式
5.2 嵌入式系统的基本特征
5.2.1 嵌入式系统工业是不可垄断的高度分散的工业
5.2.2 嵌入式系统具有的产品特征
5.2.3 嵌入式系统软件的特征
5.2.4 嵌入式系统需要专用开发工具和环境
5.2.5 嵌入式系统软件需要RTOS开发平台
5.3 嵌入式系统的基本组成
5.4 嵌入式处理器的分类
5.4.1 嵌入式微处理器
5.4.2 嵌入式微控制器
5.4.3 嵌入式DSP处理器
5.4.4 嵌入式片上系统
5.4.5 RTOS
5.5 FPGA在嵌入式系统中的地位和作用
5.5.1 在FPGA中实现RISC处理器内核
5.5.2 在FPGA中实现高速DSP算法
5.5.3 在FPGA中嵌入ASIC模块
5.5.4 在FPGA中实现数字IP Core
5.6 基于FPGA的嵌入式系统设计方法
第6章 IP内核复用与SoC和SOPC
6.1 IP内核基本概念与现状
6.1.1 IP内核基本概念
6.1.2 IP内核产业的三类主体
6.1.3 设计复用相关的组织
6.1.4 IP内核的现状
6.2 Soc单片系统
6.2.1 CoreConnect总线
6.2.2 AMBA总线
6.2.3 Wishbone总线
6.3 SOPC及其技术
6.3.1 基于FPGA嵌入IP硬核的SOPC系统
6.3.2 基于FPGA嵌入IP软核的SOPC系统
6.3.3 基于HardCopy技术的SOPC系统
6.4 基于FPGA和SOPC技术的处理器
6.5 基于FPGA和SOPC技术的DSP
6.6 FFT MegaCore核函数
6.6.1 FFT MegaCore核函数简介
6.6.2 FFT MegaCore核函数的应用
6.6.3 FFT MegaCore核函数规范
第7章 简化RISC CPU设计
7.1 RISC CPU结构
7.1.1 时钟发生器
7.1.2 指令寄存器
7.1.3 累加器
7.1.4 算术运算器
7.1.5 数据控制器
7.1.6 地址多路器
7.1.7 程序计数器
7.1.8 状态控制器
7.1.9 外围模块
7.2 RISC CPU寻址方式和指令系统
7.3 RISC CPU模块的调试
7.3.1 RISC CPU模块的前仿真
7.3.2 RISC CPU模块的综合
7.3.3 RISC CPU模块的优化与布局布线
第8章 Nios嵌入式系统开发向导
8.1 Nios软硬件开发流程
8.2 Nios硬件开发流程
8.2.1 新建SOPC设计项目
8.2.2 基本SOPC系统介绍
8.2.3 加入Nios CPU Core
8.2.4 加入boot-monitor-rom
8.2.5 加入UART
8.2.6 加入Timer
8.2.7 加入Button PIO
8.2.8 加入Led PIO
8.2.9 加入数码管PIO
8.2.10 加入Avalon三态总线桥
8.2.11 加入SRAM
8.2.12 加入Flash
8.2.13 Flash ROM锁定地址
8.2.14 调整所有存储器的地址
8.3 SOPC整体系统生成
8.4 Nios硬件系统生成
8.4.1 设置编译SOlPC系统
8.4.2 下载完成
8.5 MicroC／OS-Ⅱ在NiOs上的移植
8.5.1 MicroC／OS-Ⅱ简介
8.5.2 MicroC／OS-Ⅱ的移植
8.5.3 NioS处理器
8.5.4 移植工作
8.5.5 内核测试
8.6 Nios软核处理器的uClinux的移植
8.6.1 引导程序U—boOt的移植
8.6.2 uClinux移植
第9章 NiosⅡ与嵌入式操作系统移植
9.1 NiosⅡ简介
9.1.1 NiosⅡ处理器的特点
9.1.2 NiosⅡ处理器的优点
9.1.3 NicsⅡ处理器的系统组成
9.2 NiosⅡ快速入门
9.2.1 建立NioSⅡ系统
9.2.2 编写程序
9.2.3 编译整个项目
9.2.4 下载与测试
9.3 在NiosⅡ上运行MicroC／OS-Ⅱ程序
9.3.1 软硬件要求
9.3.2 软硬件设计文件
9.3.3 MicroC／OSⅡ工程设计
第10章 PieoBlaze处理器IP Core的原理与应用
10.1 概述
10.2 PicoBlaze原理与结构分析
10.3 PicoBlaze的指令集和调试器
10.4 PicoBlaze的应用系统设计
第11章 FPGA在嵌入式系统应用中的配置
11.1 配置的基本概念
11.1.1 FPGA配置的必要性
11.1.2 FPGA配置种类
11.1.3 FPGA器件的配置方式和配置文件
11.2 PS配置
11.2.1 PS配置基本概念
11.2.2 配置电路结构和原理
11.2.3 软件设计
11.3 采用单片机的配置方法
11.3.1 PLD的配置原理
11.3.2 用WINBOND78E58单片机配置PLD
11.4 基于EPM7128的主动和被动配置
11.4.1 时钟驱动模块设计
11.4.2 地址指针模块
11.4.3 移位寄存器模块
11.4.4 数据计数器模块
11.4.5 复位计数器模块
11.4.6 配置控制器模块
第12章 嵌入式系统FPGA同步设计
12.1 建立时间与保持时间
12.2 如何提高同步系统中的工作时钟
12.2.1 通过改变走线的方式来减小延时
12.2.2 通过拆分组合逻辑的方法来减小延时
12.2.3 不同时钟域之间的同步
12.3 FPGA内部时钟处理的常见设计方法
12.3.1 倍频
12.3.2 分频
12.3.3 Xilinx器件、Altera器件对差分时钟输入的不同处理
12.4 案例一：异步FIFO的设计
12.4.1 异步FIFO的设计原理
12.4.2 采用格雷码进行异步FIFO的设计
12.4.3 异步FIFO的结构组成
12.4.4 异步FIFO的HDL实现
12.4.5 异步FIFO的仿真与RTL级电路结构
12.5 案例二：交织器与反交织器的设计
12.5.1 交织的基本思想
12.5.2 矩阵转置法交织
12.5.3 采用FSM设计交织器
12.5.4 影响交织器时钟因素的探讨
12.5.5 交织器的mL实现
12.5.6 交织器的仿真与RTL电路结构
参考文献
