EDA原理及应用实验教程（含光盘）（高等院校信息技术规划教材）
点此进入淘宝搜索页搜索分类: 图书,工业技术,电子 通信,基本电子电路,
作者： 何宾 编著
出 版 社： 清华大学出版社
出版时间： 2009-7-1字数：版次： 1页数： 105印刷时间：开本： 16开印次：纸张：I S B N ： 9787302202448包装： 平装内容简介
本书是为“EDA原理及应用”课程而专门编写的实验教学用书。书中选用了18个典型案例作为实验课的教学素材，通过应用于计算机、通信、信号处理、控制等相关领域，使学习者比较全面地掌握使用EDA设计技术设计混合系统的方法和初步技巧，为今后从事相关领域的EDA设计打下良好的基础。这些实验从难度上分为验证性、设计性和综合性三种类型，可以帮助学习者分层次使用和掌握EDA设计技术。实验从内容上又可分为软件仿真和硬件平台实现两种类型。软件仿真实验的主要目的是让学习者掌握ISE软件的设计流程和设计方法，硬件平台实验主要是为了帮助学习者掌握调试硬件系统的方法和技巧。为了便于教学和自学，配书光盘中提供了全部实验程序代码。
本书可供高校电子电气信息类各专业“EDA原理及应用”课程实验部分的教材或教学参考用书，也可以作为Xilinx相关培训的实验用书，还可以供电子设计领域人员自学及参考。
目录
第一部分 实验平台介绍
第1章 实验软件平台介绍
1.1 Xilinx的ISE软件介绍
1.2 Mentor的ModelSim软件介绍
第2章 实验硬件平台介绍
2.1 硬件平台介绍
2.2 硬件平台外设子模块
第二部分 实验
实验1 二进制码变换单元设计
1.1 预习内容
1.2 实验目的
1.3 实验环境
1.4 实验原理
1.5 实验步骤
1.6 实验报告
1.7 附录
1.7.1 设计代码
1.7.2 仿真结果
实验2 计数器单元设计
2.1 预习内容
2.2 实验目的
2.3 实验环境
2.4 实验原理
2.5 实验步骤
2.6 实验报告
2.7 附录
2.7.1 VHDL的源代码
2.7.2 仿真结果
实验3 基于IP核的乘法器设计
3.1 预习内容
3.2 实验目的
3.3 实验环境
3.4 实验原理
3.5 实验步骤
3.6 实验报告
3.7 附录
3.7.1 VHDL源代码
3.7.2 仿真结果
实验4 基于移位相加运算的乘法器设计
4.1 预习内容
4.2 实验目的
4.3 实验环境
4.4 实验原理
4.5 实验步骤
4.6 实验报告
4.7 附录
4.7.1 VHDL源代码
4.7.2 仿真结果
实验5 基于移位相减运算的除法器设计
5.1 预习内容
5.2 实验目的
5.3 实验环境
5.4 实验原理
5.5 实验步骤
5.6 实验报告
5.7 附录
5.7.1 VHDL源代码
5.7.2 仿真结果
实验6 伪随机二进制序列发生器设计
实验7 序列产生和序列检测器设计
实验8 有限脉冲响应(FIR)滤波器设计
实验9 数字时钟管理模块(DCM)设计
实验10 异步先进先出队列(FIFO)设计
实验11 电子秒表设计
实验12 数字时钟的设计
实验13 串行A/D转换器应用设计
实验14 数字电压表的设计
实验15 函数信号发生器的设计
实验16 直接数字频率合成器（DDS）设计
实验17 液晶显示模块应用设计
实验18 VGA显示接口设计
参考文献
书摘插图
第一部分 实验平台介绍
第1章 实验软件平台介绍
本实验教程所使用的软件工具包含Xilinx公司的ISE 9.2软件和Mentor公司的ModelSim 6.0-SE软件。下面对这两个软件工具的功能及特点进行简要介绍。
1.1 Xilinx的ISE软件介绍
Xilinx是可编程逻辑完整解决方案的供应商，研发、制造并销售应用范围广泛的高级集成电路、软件设计工具以及定义系统级功能的IP（Intellectual Property）核，长期以来一直推动着FPGA技术的发展。Xilinx的开发工具也在不断地升级，由早期的Foundation系列逐步发展到目前的ISE l0.1i系列，集成了FPGA开发需要的所有功能。
Xilinx公司的ISE软件平台具有界面友好、操作简单的特点，再加上Xilinx的FPGA芯片的广泛应用，使其成为通用的FPGA工具软件。ISE作为高效的EDA设计软件工具，与第三方软件扬长补短，使软件功能越来越强大，为使用者提供了更加丰富的Xilinx设计资源。
ISE的主要功能包括设计输入、综合、仿真、实现和下载，涵盖了可编程逻辑器件开发的全过程，从功能上讲，完成PLD的设计流程无需借助任何第三方EDA软件。
下面简要说明各功能的作用：
（1）设计输入。ISE提供的设计输入工具包括用于HDL代码输入和查看报告的ISE文本编辑器（ISE Text Editor），用于原理图编辑的工具ECS（Engineering CaptureSystem），用于生成IP Core的Core Generator，用于状态机设计的StateCAD以及用于约束文件编辑的Constraint Editor等。
……
