基于Quartus II的FPGA/CPLD设计与实践
点此进入淘宝搜索页搜索分类: 图书,计算机/网络,软件工程/开发项目管理,
作者： 陈忠平，高金定，高见芳编著
出 版 社： 电子工业出版社
出版时间： 2010-4-1字数： 525000版次： 1页数： 318印刷时间： 2010-4-1开本： 16开印次： 1纸张： 胶版纸I S B N ： 9787121105371包装： 平装
本书从实验、实践、实用的角度出发，通过丰富的范例讲述基于Quartus II 9.0软件进行FPGA/CPLD应用产品的开发和应用。全书共6章，主要讲述了编程基础知识、简单逻辑门电路的设计、常用逻辑门电路的设计、时序电路的设计，以及实际系统的应用及开发过程。本书是结合作者丰富的教学与实践经验编写而成的，语言简洁、结构清晰，内容由浅入深。书中的范例具有很强的实用性，并且均通过了软、硬件调试与仿真验证。
本书适合从事FPGA/CPLD研发的技术人员阅读，也可作为高等学校相关专业的教学用书。
第1章 编程基础知识
1.1 常用编程工具
1.2 Quartus Ⅱ的使用
1.3 FPGA和CPLD器件
第2章 简单逻辑门电路的设计
2.1 基本逻辑门电路
2.1.1 与门电路
2.1.2 或门电路
2.1.3 非门电路
2.2 组合逻辑门电路
2.2.1 与非门电路
2.2.2 或非门电路
2.2.3 与或非门电路
2.2.4 异或门电路
2.2.5 同或门电路
2.3 三态门和总线缓冲器
2.3.1 三态门电路
2.3.2 单向总线缓冲器
2.3.3 双向总线缓冲器
第3章 常用组合逻辑门电路的设计
3.1 编码器
3.1.1 普通编码器
3.1.2 优先编码器
3.2 译码器
3.2.1 二进制译码器
3.2.2 编码转换译码器
3.2.3 数字显示译码器
3.3 数值比较器
3.4 数据分配器
3.5 数据选择器
3.6 加法器
3.6.1 半加器
3.6.2 全加器
3.6.3 位加法器
3.6.4 位加法器
3.7 奇偶校验器
第4章 时序电路的设计
4.1 触发器
4.1.1 RS触发器
4.1.2 D触发器
4.1.3 JK触发器
4.1.4 T触发器
4.2 锁存器和寄存器
4.2.1 锁存器
4.2.2 带公共时钟和复位的寄存器
4.2.3 带三态门输出的寄存器
4.3 移位寄存器
4.3.1 串入—并出移位寄存器
4.3.2 串入—串出移位寄存器
4.3.3 并入—串出移位寄存器
4.3.4 右移移位寄存器
4.3.5 双向移位寄存器
4.3.6 循环移位寄存器
4.4 计数器
4.4.1 同步计数器
4.4.2 异步计数器
4.4.3 可逆计数器
4.5 存储器
4.5.1 ROM只读存储器
4.5.2 RAM随机存储器
4.5.3 FIFO存储器
第5章 FPGA/CPLD的设计与应用
5.1 彩灯控制器的设计
5.1.1 系统的设计要求
5.1.2 系统的设计实现
5.1.3 系统仿真
5.2 花样灯控制器的设计
5.2.1 系统的设计要求
5.2.2 系统的设计实现
5.2.3 系统仿真
5.3 交通灯控制器的设计
5.3.1 系统的设计要求
5.3.2 系统的设计实现
5.3.3 系统仿真
5.4 数字秒表的设计
5.4.1 系统的设计要求
5.4.2 系统的设计实现
5.4.3 系统仿真
5.5 数字钟的设计
5.5.1 系统的设计要求
5.5.2 系统的设计实现
5.5.3 系统仿真
5.6 四组抢答器的设计
5.6.1 系统的设计要求
5.6.2 系统的设计实现
5.6.3 系统仿真
5.7 多功能信号发生器的设计
5.7.1 系统的设计要求
5.7.2 系统的设计实现
5.7.3 系统仿真
5.8 数字电压表的设计
5.8.1 系统的设计要求
5.8.2 ADC0809的功能描述
5.8.3 系统的设计实现
5.8.4 系统仿真
5.9 出租车计费器的设计
5.9.1 系统的设计要求
5.9.2 系统的设计实现
5.9.3 系统仿真
第6章 FPGA/CPLD的人机界面控制
