SDH中E1接口数字分接复用器的VHDL设计及FPGA实现

西安邮电学院ASIC设计中心710061 刘宇陈文艺 摘 要：介绍了SDH系统中的接口电路--数字分接复用器的VHDL设计及FPGA实现。该分接复用器电路用纯数字同步方式实现，可完成SDH系统接

西安电子科技大学综合业务网国家重点实验室 臧 磊 杜栓义 采用FPGA器件可以将原来的电路板级产品集成为芯片级产品，从而降低了功耗、提高了可靠性，同时还可以很方便地对设计进行在线修改。电路设计者可

国防科技大学电子科学与工程学院 李卫 王杉 魏急波 引言 当今社会是数字化的社会，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担，设计师们更希望在教研室里就能验证所设

摘要：在利用FPGA实现数字信号处理方面，分布式算法发挥着关键作用，与传统的乘积-积结构相比，具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法，并通过X

摘要：采用按时间抽选的基4原位算法和坐标旋转数字式计算机（CORDIC）算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式，保证了系统的速度，避免了瓶劲的出现；整个系统采用FPGA实现，实

国外电子元器件 娄景艺 王鲁平 李 飚 １ 引言 HDLC（High Level Data Link Control)协议是通信领域中应用最广泛的协议之一，它是面向比特的高级数据链路控制规

所谓调试器实际上是一个很宽泛的概念，凡是能够以某种形式监控其他程序执行过程的程序，都可以泛称为调试器。在Windows平台上，根据调试器的实现原理大概可以将之分为三类：内核态调试器、用户态调试器和

调试事件 前面说到 Win32 下的用户态调试器实际上就是一个while循环，循环体内先等待一个调试事件，然后处理之，最后将控制权交还给调试服务器，就好像一个窗口消息循环一样。调试事件

胡菲 卢益民 引言 PCI总线是高速同步总线，采用高度综合优化的总线结构，目前广泛应用于各种计算机系统中，总线以32位（或64位）数据总线、33MHz（或66MHz）的时钟频率操作，具有很

[url=http://www.wangchao.net.cn/shop/redir.html?url=http%3A%2F%2Fai.m.taobao.com%2Fsearch.html%3Fq%3