降低FPGA设计的功耗是一种协调和平衡艺术

来源:王朝搜索
 
降低FPGA设计的功耗是一种协调和平衡艺术

目前许多终端市场对可编程逻辑器件设计的低功耗要求越来越苛刻。工程师们在设计如路由器、交换机、基站及存储服务器等通信产品时,需要密度更大、性能更好的FPGA,但满足功耗要求已成为非常紧迫的任务。而在消费

采用FPGA的低功耗系统设计

结合采用低功耗元件和低功耗设计技术在目前比以往任何时候都更有价值。随着元件集成更多功能,并越来越小型化,对低功耗的要求持续增长。当把可编程逻辑器件用于低功耗应用时,限制设计的低功耗非常重要。本文将讨论

降低PWM控制器AP384XC应用功耗和启动时间的设计要点

本文列出了AP384XC与384X的电性能差异,阐述了启动电阻与功率损耗的关系、如何缩短启动时间和如何降低短路保护条件下的待机功率等,并给出了测试结果。 AP384XC是一款电流模式脉宽调

创意漫游(战争与和平)/中外招贴创意设计丛书(中外招贴创意设计丛书)|报价¥25.10|图书,艺术与摄影,综合,柳林

[url=http://www.wangchao.net.cn/shop/redir.html?url=http%3A%2F%2Fai.m.taobao.com%2Fsearch.html%3Fq%3

降低功耗提升用电效率的高性能8051微控制器

本文旨在探讨使用8051控制器时,重点介绍如何降低功率消耗与改进架构的高性能8051微控制器设计。并对如何降低功耗途径与技巧的外围功能的集成化、时钟源合适的选用、待机模式的采用以及节省电能的软件技术等

TI视频放大器,每通道具备I2C功耗降低20倍

德州仪器(TI)日前推出三款集成式高性能视频放大器,为每个独立通道提供了具有所有功能的全面I2C可编程性,帮助设计人员在无需硬件升级或调整的情况灵活根据需要配置系统。 TI称,这些器

圣邦1MHz通用运算放大器功耗降低50%

圣邦微电子日前推出带宽1MHz的通用运算放大器SGM324,该产品具有四通道、轨到轨输入/输出以及低成本的特点,并采用CMOS工艺,具有很宽的共模输入电压范围和输出电压范围。圣邦称,该通用运算放大器可

在Matlab中实现FPGA硬件设计

摘要:System Generator for DSP是Xilinx公司开发的基于Matlab的DSP开发工具同时也是一个基于FPGA的信号处理建模和设计工具。文章介绍了在Matlab中使用 Sy

嵌入式逻辑分析仪在FPGA设计中的应用

邓成,长亚妮,白璘,孙肖子 1 引言 目前在设计和验证超高密度FPGA时一般采用逻辑分析仪、示波器和总线分析仪,通过测试头和连接器把信号送到仪器上,设计者必须提供足够的I/O引脚进行全方位的检

基于BUFGMUX与DCM的FPGA时钟电路设计

宋威,方穗明 在当前的数字集成电路设计中,同步电路占了绝大部分。所谓同步电路,即电路中的所有寄存器由为数不多的几个全局时钟驱动,被相同时钟信号驱动的寄存器共同组成一个时钟域,并可认为同时时钟域内所

 
 
免责声明:本文为网络用户发布,其观点仅代表作者个人观点,与本站无关,本站仅提供信息存储服务。文中陈述内容未经本站证实,其真实性、完整性、及时性本站不作任何保证或承诺,请读者仅作参考,并请自行核实相关内容。
© 2005- 王朝网络 版权所有